Prise en charge réseau pour les problèmes complexes de périphériques logiques programmables

La famille de dispositifs logiques programmables se compose de nombreux membres tels que le dispositif programmable sur site (FPD), la logique de matrice programmable (PAL), le tableau de porte programmable sur site (FPGA), etc. Le dispositif logique programmable complexe (CPLD) est un tel dispositif logique. Il est plus complexe que PAL et moins complexe que FPGA. Il partage des caractéristiques architecturales avec PAL et FPGA. Le tableau de macrocellules qui se compose de bascules, de registres et d’ALU, est le bloc de construction de base du CPLD.

Similitudes et différences avec PAL

La structure du CPLD est assez similaire à celle du PAL, à l’exception du fait que CPLD contient plusieurs PAL sur une seule puce. Tous les PAL sont interconnectés les uns aux autres via des commutateurs de point de croisement. Cette similitude rend la conception de l’application CPLD beaucoup plus facile pour les utilisateurs qui sont déjà familiarisés avec l’architecture PAL. Comme PAL, CPLD ne nécessite pas de ROM de configuration externe. En raison des similitudes, le support PC pour CPLD pourrait également être fourni par des experts PAL.

Similitudes et différences avec FPGA

Comme FPGA, CPLD comporte un grand nombre de portes logiques pour implémenter des fonctions de traitement de données complexes bien que le nombre de portes logiques dans FPGA soit beaucoup plus élevé. Les deux appareils présentent des chemins de rétroaction complexes entre des macrocellules et des fonctions logiques spécialisées. La principale différence entre les architectures CPLD et FPGA est que CPLD exécute des fonctions logiques en utilisant l’équation de la somme des produits tandis que FPGA utilise des tables de consultation pour faire de même.

Architecture CPLD

Les CPLD sont essentiellement des circuits intégrés qui peuvent gérer des conceptions plus grandes que PAL mais des conceptions inférieures à FPGA. Un CPLD typique comprend plusieurs blocs logiques. Chaque bloc logique contient 8 à 16 macro-cellules. Puisque chaque bloc logique effectue une opération spécifique, toutes les macrocellules d’un bloc logique sont interconnectées. Les blocs logiques peuvent être connectés les uns aux autres en fonction des applications. La plupart des CPLD couramment disponibles se composent de macrocellules, conçues pour exécuter la somme des fonctions de logique combinatoire du produit, et d’une bascule non obligatoire. Les fonctions de logique combinatoire prennent en charge 4 à 16 termes de produit avec un grand nombre de ventilateurs basés sur la conception CPLD. Les complexités de conception varient d’un CPLD à l’autre en fonction du nombre de portes logiques et de registres à décalage utilisés. Pour cette raison, FPGA pourrait être remplacé par un CPLD équipé d’un grand nombre de portes logiques. Le nombre de termes de produit qu’une macro-cellule pourrait gérer est un paramètre important mentionné dans la spécification CPLPD. Le terme produit est le produit des signaux numériques qui exécutent une opération logique particulière. L’architecture CPLD étant assez complexe, la conception et le développement doivent être effectués avec l’aide d’un fournisseur de support réseau.

Forfaits CPLD

Les CPLD sont généralement commercialisés dans différents packages IC. Différents packages ont des consommations d’énergie, des courants de veille, des courants de fonctionnement et des tensions d’alimentation différents. En dehors de ces paramètres, les CPLD varient également en termes de taille de mémoire et de prise en charge de la mémoire. La mémoire est généralement définie en termes de bits et de mégabits. La mémoire morte (ROM), la mémoire vive (RAM) et la RAM à double port sont incluses dans la prise en charge de la mémoire. En dehors de ces mémoires, la mémoire premier entré, premier sorti (FIFO), la mémoire dernier entré, premier sorti (LIFO) et la mémoire adressable par contenu (CAM) sont également incluses dans la prise en charge de la mémoire. La configuration de la mémoire CPLD doit être effectuée par un fournisseur de support informatique expérimenté.

Mesure de la performance CPLD

Les performances du CPLD sont mesurées par divers paramètres, tels que la fréquence interne et le délai de propagation. La fréquence interne indique la vitesse à laquelle le CPLD exécute les fonctions logiques et transfère les données à l’intérieur de l’appareil. Le retard de propagation est défini par l’intervalle de temps entre le déclenchement du signal d’entrée et le changement correspondant du signal de sortie. La mesure de la performance du CPLD nécessite des instruments techniques ainsi qu’une expertise, qui sont fournis par les fournisseurs de support réseau.

Support PC pour les problèmes CPLD

La programmation et le débogage du programme CPLD nécessitent une grande expérience, qui pourrait être fournie par un fournisseur de support réseau. Les fabricants de CPLD, comme Xilinx, Atmel, Altera et Cypress, offrent un support PC solide pour les problèmes de conception et de développement CPLD. Outre les fabricants, de nombreux fournisseurs tiers fournissent en ligne une assistance réseau 24h / 24 pour les problèmes CPLD.

Laisser un commentaire